2.接口列举

+5V 电源输入,最大2A 电流保护；

一片大容量的 128Mbyte 高速DDR3。可以作为本次图像数据的缓存。

一个 128Mbit 的QSPI、FLASH, 可以用来存储设计好之后的程序的bit文件;

一个摄像头接口，可以用来接本次设计使用的500 万像素的OV5640 摄像头；

4 个用户发光二极管LED;

4 个独立用户按键；

1 路40 针接口的扩展口，可以用来连接本次设计使用到的AN430屏幕，同时也可以作为一些其他外界设备的接口。

预留了 JTAG 口，可对FPGA 进行调试和程序固化。

图 3.1 黑金AX516 开发板实物图

设计项目的不同决定了开发环境不同的选择。为了完成本设计要求，那么搭建一个好的软硬件开发环境更加有利于设计的完成。在选择硬件时，需考虑到成本及其可用性。而软件环境要与硬件兼容并相结合，达到最佳的使用效果。

3.1.2 Spartan-6 FPGA芯片

　　Spartan6系列是xilinx公司的一款低成本高容量的FPGA芯片。它能够很好地平衡功耗、性能、成本三者之间

的关系。

下面对应的是Spartan-6系列各个不同型号芯片的逻辑资源情况

每个SLICE包含4个LUT和8个flip-flops；

每个18Kb的Block RAM可以通过Verilog代码来实现作为2个9Kb的Block RAM使用；

每个CMT包含2个时钟管理单元和1个锁相环；

对于-3N 速度等级的芯片来说是没有存储器接口（DDR3接口）的；

3.2 硬件描述语言

本次设计使用的硬件描述语言，其主要目的是用来设计电路，描述的是系统行为级的仿真模型。

在学校学习的便是VHDL，后面又学习了Verilog语言。两种HDL均为IEEE标准。

本次交设计使用verilog HDL，具有以下特点：

1.可以简练而又精确的描述不同的抽象层次上，；

2.可以在抽象层次上的描述对象设计进行仿真验证，通过仿真及时发现可能存在的逻辑设计错误，缩短设计的周期，并保证整个设计过程的正确性；

3. 具体的代码描述与具体的工艺实现没有关系，这一特性就能够便于设计的标准化。同时也提高了设计的复用性。因为它与c语言很类似，c语言又是一门普遍的语言，那么就能在很短的时间内取掌握Verilog HDL，因此，选择Verilog HDL语言作为FPGA设计的入门和基础是一个不错的选择。

用VHDL/VerilogHDL语言开发PLD/FPGA的流程为：

（1）文本编辑；

（2）功能仿真；

（3）逻辑综合；

（4）布局布线；

（5）时序仿真；

（6）编程下载。

3.3 软件开发环境

3.3.1 modesim

　　仿真的目的在于在软件环境下，验证逻辑代码实现的电路的行为是否和设想结果一致，是设计一个很重要的过程。

modelsim仿真软件

modelsim是一款HDL语言的仿真软件，它既支持图形界面的操作同时也支持使用脚本语言进行操作。

它能够对编写的逻辑代码进行编译，如果有错误，在它命令提示框会显示错误的代码所在的位置。这样方便了检查代码的错误。同时，如果编译不通过是看不到仿真波形的。如果编译通过的话，就可以进行逻辑的仿真，它是一种理想的状态。